Wikibooks

VHDL/Operacje na zmiennych: Różnice pomiędzy wersjami

Przeglądaj historię interaktywnie
← poprzednia edycjanastępna edycja →
Usunięta treść Dodana treść
WizualnieWikikod
Linia 86:
 
c <= a '''and''' b;
 
'''Uwaga:'''
Tak jak przy przypisywaniu, tak i przy operacjach logicznych, musi być zachowana taka sama długość obu argumentów.
 
== Zagnieżdżanie operacji logicznych ==
Źródło: „https://pl.wikibooks.org/wiki/VHDL/Operacje_na_zmiennych”