VHDL/Operacje na zmiennych: Różnice pomiędzy wersjami
Usunięta treść Dodana treść
m →Przypisywanie do sygnałów: -literówka |
m →Operacje warunkowe: drobne |
||
Linia 103:
=Operacje warunkowe=
{{Uwaga|Jak zaznaczono w rozdziale [[VHDL/Jednostki projektowe|Jednostki projektowe]], poniższe operacja, mają sens wtylko w obrębie procesu}}
==IF==
==CASE==
| |||