VHDL/Operacje na zmiennych: Różnice pomiędzy wersjami
Usunięta treść Dodana treść
→CASE: wyrażenie case |
|||
Linia 117:
==CASE==
'''CASE''' wyrazenie '''IS'''
'''WHEN''' wartosc1 '''=>'''
instrukcje;
'''WHEN''' wartosc2 '''=>'''
instrukcje;
'''END IF;'''
'''CASE''' wyrazenie '''IS'''
'''WHEN''' wartosc1 '''=>'''
instrukcje;
'''WHEN''' wartosc2 '''=>'''
instrukcje;
'''WHEN OTHERS =>'''
instrukcje;
'''END IF;'''
==LOOP==
| |||