VHDL/Operacje na zmiennych: Różnice pomiędzy wersjami

Usunięta treść Dodana treść
Gawi (dyskusja | edycje)
→‎CASE: wyrażenie case
Gawi (dyskusja | edycje)
Linia 103:
 
=Operacje warunkowe=
{{Uwaga|Jak zaznaczono w rozdziale [[VHDL/Jednostki projektowe|Jednostki projektowe]], poniższe operacjaoperacje, mają sens tylko w obrębie procesu}}
==IF==